• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die vorliegende Erfindung schafft ein Verfahren zur Verbindung einer integrierten Schaltung (C1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (C2), welches folgende Schritte aufweist: Vorsehen einer ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf euber ersten Hauptfläche (HF1) der integrierten Schaltung (C1); Vorsehen einer entsprechenden zweiten elektrischen Kontaktstruktur (KF2) auf einer zweiten Hauptfläche (HF2) des Substrats (C2); wobei mindestens eine der ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') und zweiten elektrischen Kontaktstruktur (KF2) elastisch ist; Aufsetzen der ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf die entsprechende zweite elektrische Kontaktstruktur (KF2), so dass beide in elektrischem Kontakt und unter mechanischem Kompressionsdruck (P) stehen; und Verbinden eines die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') umgebenden Bereichs der Hauptfläche (HF1) mit einem entsprechenden die zweite elektrische Kontaktstruktur (KF2) der zweiten Hauptfläche (HF2) umgebenden Bereich durch eine Klebeschicht (KS), so dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und/oder die zweite elektrische Kontaktstruktur (KF2) im verbundenen Zustand komprimiert ist. Die Erfindung schafft ebenfalls eine entsprechende Schaltungsanordnung.
    公开号:DE102004030813A1
    申请号:DE102004030813
    申请日:2004-06-25
    公开日:2006-01-19
    发明作者:Harry Hedler；Thorsten Meyer
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-60
    专利说明:
    [0001] Dievorliegende Erfindung betrifft ein Verfahren zur Verbindung einerintegrierten Schaltung mit einem Substrat und eine entsprechendeSchaltungsanordnung.
    [0002] Obwohlprinzipiell auf beliebige integrierte Schaltungen anwendbar, werdendie vorliegende Erfindung sowie die ihr zugrundeliegende Problematik inbezug auf Chips mit integrierten Schaltungen in Silizium-Technologieerläutert.
    [0003] Dieklassische Lösungsieht zur Verbindung einer integrierten Schaltung mit einem Substrat Drahtbondsvor, welche einen hohen Platzbedarf haben.
    [0004] CSP(ChipSize Package)- oder WLP(Wafer Level Package)-Lösungenzur Verbindung einer integrierten Schaltung mit einem Substrat weisenZuverlässigkeitsproblemebei Temperaturwechseln insbesondere bei großen Chips auf.
    [0005] BeiChip Size Packages und Wafer Level Packages sind bisher im wesentlichenzwei Arten von Verbindungsstrukturen zwischen dem Chip und dem Substratbekannt.
    [0006] Eine übliche Lösung zurVerbindung einer integrierten Schaltung mit einem Substrat ist dieVerwendung von Ball-Grid-Arraysmit starren Lotkügelchenoder Bumps zur mechanischen Verbindung ggfs. unter zusätzlicherVerwendung einer Unterfüllung,um die Stabilitätzu erhöhen.
    [0007] Beidieser üblichenLösungführt dieFehlanpassung der thermischen Eigenschaften des Chips und des Substrats,insbesondere des thermischen Ausdehnungskoeffizienten, zu großen Zuverlässigkeitsrisiken.Die Lotkügelchenkönnenbei Tempera turwechseln abgeschert werden. Insbesondere bei großen Chipsbeschränktdies die Zuverlässigkeiterheblich.
    [0008] Nocheine weitere Lösungzur Verbindung einer integrierten Schaltung mit einem Substrat istdie Verwendung elastischer Erhebungen. Aus der WO 00/79589 A1 istein elektronisches Bauelement bekannt, welches auf einer Oberfläche flexibleErhöhungenaus einem isolierenden Material aufweist, wobei ein elektrischerKontakt auf der flexiblen Erhebung angeordnet ist und ein Leitungspfadauf der Oberflächeoder im Inneren der flexiblen Erhebung zwischen dem elektrischenKontakt und der elektronischen Schaltung angeordnet ist. Der Vorteildieser Lösungist eine geringere Aufbauhöhe,eine höhere Zuverlässigkeitund geringere Kosten. In diesem Zusammenhang ist es bekannt, dieelastischen Kontaktelemente auf das Substrat zu löten bzw.zu kleben. Beiden Gruppen ist gemeinsam, daß die Kontaktelemente des Chipsfest mit den Kontaktelementen des Substrats entweder durch Lot oderdurch einen Leitkleber verbunden werden.
    [0009] WeitereNachteile der bekannten Lösungen sindder hohe Platzbedarf, die hohen Hochfrequenz-Impedanzen sowie einefehlende Eignung für einenDirektkontaktchip/Chip bzw. Chip/Substrat.
    [0010] EineAufgabe der vorliegenden Erfindung liegt darin, ein einfacheresund kostengünstigesVerfahren zur Verbindung einer integrierten Schaltung mit einemSubstrat und eine entsprechende Schaltungsanordnung zu schaffen,welches von thermischer Fehlanpassung weitgehend unbeeinflusst bleibtund einen sicheren elektrischen Kontakt gewährleistet.
    [0011] Erfindungsgemäß wird dieseAufgabe durch das Verfahren zur Verbindung einer integrierten Schaltungmit einem Substrat nach Anspruch 1 und die entsprechende Schaltungsanordnungnach Anspruch 11 gelöst.
    [0012] Dieder vorliegenden Erfindung zugrunde liegende Idee liegt darin, einKontaktsystem zu verwenden, bei dem die Enden der Kontaktelementevon integrierter Schaltung und Substrat aufeinander aufgelegt sindund gleichzeitig unter einem bestimmten eingefrorenen Kompressionsdruckstehen.
    [0013] Dabeikann die elektrische Kontaktstruktur der integrierten Schaltungund/oder die elektrische Kontaktstruktur des Substrats elastischeErhebungen aufweisen.
    [0014] DieKontaktoberflächender beidseitigen Kontaktstrukturen sollten so beschaffen sein, dass sielangzeitstabil hinsichtlich des Druckkontakts sind und eine guteelektrische Funktionstüchtigkeitaufweisen. Es ist außerdemdarauf zu achten, dass das Material der elastischen Erhebungen imgesamten Anwendungsbereich die gewünschte Elastizität behält.
    [0015] Dieerfindungsgemäß vorgeseheneelastische Kontaktstruktur ermöglicht,zwischen den Partnern bestehende Unterschiede in der Längenausdehnungin der Verbindungsebene auszugleichen, sowie einen sicheren elektrischenKontakt zwischen den Partnern in der Kompressionsrichtung zu erzielen.Bei derartigen Verbindungen lassen sich vorteilhafterweise einemechanische Verbindung sowie ein elektrischer Kontakt in einem Arbeitsschrittherstellen.
    [0016] Inden Unteransprüchenfinden sich vorteilhafte Weiterbildungen und Verbesserungen desjeweiligen Gegenstandes der Erfindung.
    [0017] Gemäß einerbevorzugten Weiterbildung weist die erste elektrische Kontaktstruktureine Kontaktflächeauf der ersten Hauptflächeder integrierten Schaltung, eine nichtleitende elastische Erhebung undeine die Oberseite der nichtleitenden elastischen Erhebung mit derKontaktflächeverbindende Leiterbahn auf.
    [0018] Gemäß einerweiteren bevorzugten Weiterbildung weist die erste elektrische Kontaktstruktur eineKontaktflächeauf der ersten Hauptflächeder integrierten Schaltung und eine leitende elastische Erhebungauf.
    [0019] Gemäß einerweiteren bevorzugten Weiterbildung ist der die erste elektrischeKontaktstruktur umgebende Bereich der Hauptfläche mit einer Abdeckschichtbedeckt und die Klebeschicht auf der Abdeckschicht vorgesehen.
    [0020] Gemäß einerweiteren bevorzugten Weiterbildung überlappt die Abdeckschichtdie Kontaktflächeauf der ersten Hauptflächeder integrierten Schaltung in ihrer Peripherie teilweise.
    [0021] Gemäß einerweiteren bevorzugten Weiterbildung ist das Substrat eine weitereintegrierte Schaltung, insbesondere ein Chip oder ein Wafer oderein Hybrid.
    [0022] Gemäß einerweiteren bevorzugten Weiterbildung ist der die zweite elektrischeKontaktstruktur umgebende Bereich der Hauptfläche mit einer weiteren Abdeckschichtbedeckt ist und die Klebeschicht auf der weiteren Abdeckschichtvorgesehen.
    [0023] Gemäß einerweiteren bevorzugten Weiterbildung weist die zweite elektrischeKontaktstruktur eine weitere Kontaktfläche auf und überlapptdie weitere Abdeckschicht die weitere Kontaktfläche auf der zweiten Hauptfläche desSubstrats in ihrer Peripherie teilweise.
    [0024] Gemäß einerweiteren bevorzugten Weiterbildung werden die erste elektrischeKontaktstruktur und die entsprechende elektrischen Kontaktfläche, vorzugsweisedurch Lötenoder Leitkleben, miteinander verbunden.
    [0025] Gemäß einerweiteren bevorzugten Weiterbildung weist die Klebeschicht eine derartigeElastizitätauf, dass sie in der gemeinsamen Ebene der ersten und zweiten Hauptfläche beiunter schiedlicher thermischer Ausdehnung von dem Substrat und der integriertenSchaltung eine gegenseitige Verschiebung ermöglicht.
    [0026] Ausführungsbeispieleder Erfindung sind in den Zeichnungen dargestellt und in der nachfolgendenBeschreibung nähererläutert.
    [0027] Eszeigen:
    [0028] 1a–d schematischeDarstellungen eines Verfahrens zur Verbindung einer integriertenSchaltung mit einem Substrat gemässeiner ersten Ausführungsformder vorliegenden Erfindung; und
    [0029] 2a–d schematischeDarstellungen eines Verfahrens zur Verbindung einer integriertenSchaltung mit einem Substrat gemässeiner zweiten Ausführungsformder vorliegenden Erfindung.
    [0030] Inden Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleicheBestandteile.
    [0031] Beiden beiden nachstehend erläuterten Ausführungsbeispielenist das Substrat ohne Beschränkungder Allgemeinheit eine integrierte Schaltung in Chipform.
    [0032] 1a,b sind schematische Darstellungen eines Verfahrens zur Verbindungeiner integrierten Schaltung mit einem Substrat gemäss einerersten Ausführungsformder vorliegenden Erfindung.
    [0033] In 1a bezeichnetBezugszeichen C1 eine erste integrierte Schaltung in Chipform, welche ineiner HauptflächeHF1 eine erste Kontaktfläche KF1aufweist. Die HauptflächeHF1 weist weiterhin eine Abdeckschicht AS1 aus Polyimid vor, welchedie die Kontaktflächeumgebende HauptflächeHF1 überdecktund die Peripherie der KontaktflächeKF1 überlappt.
    [0034] Ineinem weiteren Verfahrensschritt, der in 1b illustriertist, wird auf der KontaktflächeKF1 eine nicht leitende elastische Erhebung BP vorgesehen und derenOberseite mittels einer Leiterbahn LB mit der Kontaktfläche KF1verbunden. Bevorzugte Technologien zur Herstellung der elastischenErhebung BP sind Drucktechnologie, Dispensieren, Ink-Jetting, Spin-Coating,Spraying bzw. Photo-Lithographie. Insbesondere im Falle einer nichtleitfähigen elastischenErhebung BP lässtsich die Leiterbahn LB durch partielle Metallisierung mittels Sputtern,stromlosen oder stromverwendenden Plattieren realisieren.
    [0035] Weitermit Bezug auf 1c wird eine zweite integrierteSchaltung C2 in Chipform bereitgestellt, welche eine entsprechendezweite Kontaktfläche KF2auf einer HauptflächeHF2 aufweist. Auch die zweite Hauptfläche HF2 ist in der Peripherieder KontaktflächeKF2 mit einer zweiten Abdeckschicht AS2 aus Polyimid überdeckt,die die Peripherie der KontaktflächeKF2 überlappt.Au/Au-Kontaktoberflächen sindbei den KontaktflächenKF1, KF1 bzw. der Leiterbahn LB bevorzugt.
    [0036] Ineinem weiteren Prozessschritt ist zwischen den beiden integriertenSchaltungen C1, C2 eine Klebeschicht KS vorgesehen, und zwar imBereich, wo die Abdeckschichten AS1 bzw. AS2 vorhanden sind, alsoim Überlappbereichund im Umgebungsbereich der Kontaktflächen KF1, KF2. Die KlebeschichtKS wird vorzugsweise auf eine der beiden Abdeckschichten AS1 bzw.AS2 z. B. durch Dispensieren aufgebracht.
    [0037] Darananschließendwird Kompressionsdruck P an die den Hauptflächen HF1, HF2 gegenüberliegendenFlächender integrierten Schaltungen C1, C2 angelegt und die KlebeschichtKS ausgehärtet.Dies führtzum in 1d gezeigten Zustand, gemäß dem dieelastische Erhebung BP mit der darauf befindlichen Lei terbahn LBkomprimiert ist und auf die Kontaktfläche KF2 drückt, um einen stabilen elektrischenKontakt zu ermöglichen.
    [0038] 2a,b sind schematische Darstellungen eines Verfahrens zur Verbindungeiner integrierten Schaltung mit einem Substrat gemäss einerzweiten Ausführungsformder vorliegenden Erfindung.
    [0039] Dasin 2a–dgeschilderte zweite Ausführungsbeispielunterscheidet sich von dem oben beschriebenen ersten Ausführungsbeispiellediglich darin, dass die elastische Erhebung BP' leitend ist, also die Leiterbahn LBweggelassen werden kann. Diese Leitfähigkeit wird beispielsweisedadurch erzielt, dass dem elastischen Kunststoff eine leitfähige Komponentebeigemischt wird.
    [0040] Obwohldie vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispielsbeschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Artund Weise modifizierbar.
    [0041] Dievorliegende Erfindung ist insbesondere nicht nur für Chips,sondern auch fürHybride, Wafer oder sonstige integrierte Schaltungen anwendbar.
    [0042] Selbstverständlich könnte dasSubstrat jedoch auch eine Leiterplatte oder ein sonstiges Substratsein. Im Fall der Montage eines Chips, der beispielsweise aus Siliziumhergestellt ist, als erste integrierte Schaltung auf einem Substrat,das beispielsweise aus einem Kunststoff hergestellt ist, wirkt die Verklebungmittels der Klebeschicht KS als Ausgleich gegenüber unterschiedlichen Längenausdehnungen derVerbindungsebene. Ebenso bewirkt die elastische Eigenschaft derKontaktstruktur, dass kein Verbiegen oder Verrutschen des Kontaktsstattfinden kann und somit und somit eine sichere elektrische Verbindungauch bei thermischer Belastung erhalten bleibt.
    [0043] DasVerbinden der ersten und zweiten integrierten Schaltung C1, C2 erfolgtvorzugsweise durch Aufbügeln,wobei der zwischen den beiden Verbindungspartnern eingefügte Kleberder Klebeschicht KS aushärtetund der elastische Kontakt unter Vorspannung einfriert.
    [0044] Obwohlin den Ausführungsbeispielendie Verbindung zwischen der Leiterbahn LB und der Kontaktfläche KF2lediglich eine Druckverbindung ist, kann diese Verbindung selbstverständlich durchLöten oderLeitkleben verstärktwerden. In diesem Fall wirkt die Abdeckschicht AS1 bzw. AS2 vorteilhafterweiseals Lötstoppbzw. Leitkleberstopp.
    C1 integrierteSchaltung C2 integrierteSchaltung, Substrat HF1,HF2 erste,zweite Hauptfläche AS1,AS2 Abdeckschicht KS Klebeschicht KF1,KF2 Kontaktfläche BP,BP' elastischeErhebung LB Leiterbahn P Kompressionsdruck
    权利要求:
    Claims (20)
    [1] Verfahren zur Verbindung einer integrierten Schaltung(C1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid,mit einem Substrat (C2), welches folgende Schritte aufweist: Vorseheneiner ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf einer erstenHauptfläche (HF1)der integrierten Schaltung (C1); Vorsehen einer entsprechendenzweiten elektrischen Kontaktstruktur (KF2) auf einer zweiten Hauptfläche (HF2)des Substrats (C2); wobei mindestens eine der ersten elektrischenKontaktstruktur (KF1, BP, LB; KF1, BP') und zweiten elektrischen Kontaktstruktur(KF2) elastisch ist; Aufsetzen der ersten elektrischen Kontaktstruktur (KF1,BP, LB; KF1, BP')auf die entsprechende zweite elektrische Kontaktstruktur (KF2),so dass beide in elektrischem Kontakt und unter mechanischem Kompressionsdruck(P) stehen; und Verbinden eines die erste elektrische Kontaktstruktur (KF1,BP, LB; KF1, BP')umgebenden Bereichs der Hauptfläche(HF1) mit einem entsprechenden die zweite elektrische Kontaktstruktur(KF2) der zweiten Hauptfläche(HF2) umgebenden Bereich durch eine Klebeschicht (KS), so dass dieerste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und/oder die zweiteelektrische Kontaktstruktur (KF2) im verbundenen Zustand komprimiertist.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1)auf der ersten Hauptfläche(HF1) der integrierten Schaltung (C1), eine nichtleitende elastischeErhebung (BP) und eine die Oberseite der nichtleitenden elastischenErhebung (BP) mit der Kontaktfläche(KF1) verbindende Leiterbahn (LB) aufweist.
    [3] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1)auf der ersten Hauptfläche(HF1) der integrierten Schaltung (C1) und eine leitende elastischeErhebung (BP') aufweist.
    [4] Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,dass der die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1,BP') umgebende Bereichder Hauptfläche(HF1) mit einer Abdeckschicht (AS1) bedeckt ist und die Klebeschicht(KS) auf der Abdeckschicht (AS1) vorgesehen wird.
    [5] Verfahren nach Anspruch 4 in Verbindung mit Anspruch2 oder 3, dadurch gekennzeichnet, dass die Abdeckschicht (AS1) dieKontaktfläche(KF1) auf der ersten Hauptfläche(HF1) der integrierten Schaltung (C1) in ihrer Peripherie teilweise überlappt.
    [6] Verfahren nach einem der vorhergehenden Ansprüche, dadurchgekennzeichnet, dass das Substrat (C2) eine weitere integrierteSchaltung, insbesondere ein Chip oder ein Wafer oder ein Hybrid,ist.
    [7] Verfahren nach Anspruch 6, dadurch gekennzeichnet,dass der die zweite elektrische Kontaktstruktur (KF2) umgebendeBereich der Hauptfläche (HF2)mit einer weiteren Abdeckschicht (AS2) bedeckt ist und die Klebeschicht(KS) auf der weiteren Abdeckschicht (AS2) vorgesehen wird.
    [8] Verfahren nach Anspruch 7, dadurch gekennzeichnet,dass die zweite elektrische Kontaktstruktur (KF2) eine weitere Kontaktfläche (KF2)aufweist und die weitere Abdeckschicht (AS2) die weitere Kontaktfläche (KF2)auf der zweiten Hauptfläche(HF2) des Substrats (C2) in ihrer Peripherie teilweise überlappt.
    [9] Verfahren nach einem der vorhergehenden Ansprüche, dadurchgekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1,BP, LB; KF1, BP') unddie entsprechende elektrischen Kontaktfläche (KF2), vorzugsweise durchLöten oderLeitkleben, miteinander verbunden werden.
    [10] Verfahren nach einem der vorhergehenden Ansprüche, dadurchgekennzeichnet, dass die Klebeschicht (KS) eine derartige Elastizität aufweist, dasssie in der gemeinsamen Ebene der ersten und zweiten Hauptfläche (HF1,HF2) bei unterschiedlicher thermischer Ausdehnung von dem Substrat (C2)und der integrierten Schaltung (C1) eine gegenseitige Verschiebungermöglicht.
    [11] Schaltungsanordnung, die eine Verbindung einer integriertenSchaltung (C1), insbesondere von einem Chip oder einem Wafer odereinem Hybrid, mit einem Substrat (C2) aufweist, mit: einerersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf einer erstenHauptfläche(HF1) der integrierten Schaltung (C1); einer entsprechendenzweiten elektrischen Kontaktstruktur (KF2) auf einer zweiten Hauptfläche (HF2) desSubstrats (C2); wobei mindestens eine der ersten elektrischenKontaktstruktur (KF1, BP, LB; KF1, BP') und zweiten elektrischen Kontaktstruktur(KF2) elastisch ist; und wobei ein die erste elektrische Kontaktstruktur(KF1, BP, LB; KF1, BP')umgebender Bereich der Hauptfläche(HF1) mit einem entsprechenden die zweite elektrische Kontaktstruktur(KF2) der zweiten Hauptfläche(HF2) umgebenden Bereich durch eine Klebeschicht (KS) verbundenist, so dass die erste elektrische Kontaktstruktur (KF1, BP, LB;KF1, BP') und die entsprechendezweite elektrische Kontaktstruktur (KF2) in elektrischem Kontaktstehen und die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1,BP') und/oder diezweite elektrische Kontaktstruktur (KF2) im verbundenen Zustandkomprimiert ist.
    [12] Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet,dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1)auf der ersten Hauptfläche(HF1) der integrierten Schaltung (C1), eine nichtleitende elastischeErhebung (BP) und eine die Oberseite der nichtleitenden elastischenErhebung (BP) mit der Kontaktfläche(KF1) verbindende Leiterbahn (LB) aufweist.
    [13] Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet,dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1)auf der ersten Hauptfläche(HF1) der integrierten Schaltung (C1) und eine leitende elastischeErhebung (BP') aufweist.
    [14] Schaltungsanordnung nach Anspruch 11, 12 oder 13,dadurch gekennzeichnet, dass der die erste elektrische Kontaktstruktur(KF1, BP, LB; KF1, BP') umgebendeBereich der Hauptfläche(HF1) mit einer Abdeckschicht (AS1) bedeckt ist und die Klebeschicht(KS) auf der Abdeckschicht (AS1) vorgesehen wird.
    [15] Schaltungsanordnung nach Anspruch 14 in Verbindungmit Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Abdeckschicht(AS1) die Kontaktfläche(KF1) auf der ersten Hauptfläche (HF1)der integrierten Schaltung (C1) in ihrer Peripherie teilweise überlappt.
    [16] Schaltungsanordnung nach einem der vorhergehendenAnsprüche11 bis 15, dadurch gekennzeichnet, dass das Substrat (C2) eine weitereintegrierte Schaltung, insbesondere ein Chip oder ein Wafer oderein Hybrid, ist.
    [17] Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet,dass der die zweite elektrische Kontaktstruktur (KF2) umgebendeBereich der Hauptfläche(HF2) mit einer weiteren Abdeckschicht (AS2) bedeckt ist und dieKlebeschicht (KS) auf der weiteren Abdeckschicht (AS2) vorgesehenwird.
    [18] Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet,dass die zweite elektrische Kontaktstruktur (KF2) eine weitere Kontaktfläche (KF2)aufweist und die weitere Abdeckschicht (AS2) die Kontaktfläche (KF2)auf der zweiten Hauptfläche (HF2)des Substrats (C2) in ihrer Peripherie teilweise überlappt.
    [19] Schaltungsanordnung nach einem der vorhergehendenAnsprüche11 bis 18, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1,BP, LB; KF1, BP')und die entsprechende zweite elektrische Kontaktstruktur (KF2),vorzugsweise durch Lötenoder Leitkleben, miteinander verbunden sind.
    [20] Schaltungsanordnung nach einem der vorhergehendenAnsprüche11 bis 19, dadurch gekennzeichnet, dass die Klebeschicht (KS) einederartige Elastizitätaufweist, dass sie in der gemeinsamen Ebene der ersten und zweitenHauptfläche(HF1, HF2) bei unterschiedlicher thermischer Ausdehnung von demSubstrat (C2) und der integrierten Schaltung (C1) eine gegenseitigeVerschiebung ermöglicht.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10186477B2|2019-01-22|Power overlay structure and method of making same
    US9685400B2|2017-06-20|Semiconductor package and method of forming the same
    TWI556400B|2016-11-01|堆疊式扇出半導體晶片
    US8304287B2|2012-11-06|Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
    KR101690549B1|2016-12-28|내장 칩 패키지
    US7884461B2|2011-02-08|System-in-package and manufacturing method of the same
    US8129221B2|2012-03-06|Semiconductor package and method of forming the same
    US7968799B2|2011-06-28|Interposer, electrical package, and contact structure and fabricating method thereof
    US7291929B2|2007-11-06|Semiconductor device and method of manufacturing thereof
    CN102543927B|2014-12-10|嵌埋穿孔中介层的封装基板及其制造方法
    US7973310B2|2011-07-05|Semiconductor package structure and method for manufacturing the same
    TWI384630B|2013-02-01|製造電子部件封裝結構之方法
    US5742100A|1998-04-21|Structure having flip-chip connected substrates
    US7148560B2|2006-12-12|IC chip package structure and underfill process
    US7061102B2|2006-06-13|High performance flipchip package that incorporates heat removal with minimal thermal mismatch
    US7521283B2|2009-04-21|Manufacturing method of chip integrated substrate
    JP6302184B2|2018-03-28|信頼性のある表面実装集積型パワーモジュール
    US8227264B2|2012-07-24|Reworkable electronic device assembly and method
    DE102005055761B4|2008-02-07|Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
    DE102004031920B4|2005-11-17|Mehrchippackung und Herstellungsverfahren
    US7576436B2|2009-08-18|Structure of wafer level package with area bump
    US8658467B2|2014-02-25|Method of manufacturing stacked wafer level package
    DE102005032489B3|2006-11-16|Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
    KR101134123B1|2012-04-09|반도체 장치
    KR101476894B1|2014-12-26|다중 다이 패키징 인터포저 구조 및 방법
    同族专利:
    公开号 | 公开日
    DE102004030813B4|2007-03-29|
    US7217646B2|2007-05-15|
    US20050285152A1|2005-12-29|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    EP0321239A2|1987-12-17|1989-06-21|Matsushita Electric Industrial Co., Ltd.|Verfahren zum Herstellen einer Halbleiteranordnung|
    WO1998038676A1|1997-02-27|1998-09-03|Nokia Mobile Phones Limited|Method and arrangement for attaching a component|
    WO2001075969A1|2000-03-31|2001-10-11|Infineon Technologies Ag|Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung|
    DE10223738A1|2002-05-28|2003-12-18|Infineon Technologies Ag|Method of connecting integrated circuits and corresponding combination of integrated circuits|DE102006028692A1|2006-05-19|2007-11-22|Osram Opto Semiconductors Gmbh|Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium|
    DE102006045094A1|2006-09-21|2008-03-27|Qimonda Ag|Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen|
    DE102009005996A1|2009-01-23|2010-07-29|Albert-Ludwigs-Universität Freiburg|Verfahren zum Herstellen einer elektrischen und mechanischen Verbindung und Anordnung, die eine solche aufweist|JPH01321239A|1988-06-23|1989-12-27|Canon Inc|Image former|
    JPH0429338A|1990-05-24|1992-01-31|Nippon Mektron Ltd|Method circuit board for mounting ic and its mounting|
    JP2904359B2|1990-11-27|1999-06-14|キヤノン株式会社|印刷装置および印刷制御装置|
    US6881611B1|1996-07-12|2005-04-19|Fujitsu Limited|Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device|
    US6583354B2|1999-04-27|2003-06-24|International Business Machines Corporation|Method of reforming reformable members of an electronic package and the resultant electronic package|
    EP1186035A1|1999-06-17|2002-03-13|Infineon Technologies AG|Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements|
    US6939143B2|2000-01-20|2005-09-06|Gryphics, Inc.|Flexible compliant interconnect assembly|
    US6957963B2|2000-01-20|2005-10-25|Gryphics, Inc.|Compliant interconnect assembly|
    US6686664B2|2001-04-30|2004-02-03|International Business Machines Corporation|Structure to accommodate increase in volume expansion during solder reflow|
    DE10345377B4|2003-09-30|2009-07-30|Qimonda Ag|Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls|
    US20050120553A1|2003-12-08|2005-06-09|Brown Dirk D.|Method for forming MEMS grid array connector|
    US7241680B2|2004-04-30|2007-07-10|Intel Corporation|Electronic packaging using conductive interposer connector|US8659154B2|2008-03-14|2014-02-25|Infineon Technologies Ag|Semiconductor device including adhesive covered element|
    DE102009009828A1|2009-02-19|2010-09-02|Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.|Bauteilanordnung und Verfahren zu dessen Herstellung|
    法律状态:
    2006-01-19| OP8| Request for examination as to paragraph 44 patent law|
    2007-09-27| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2007-09-27| 8364| No opposition during term of opposition|
    2015-06-05| R081| Change of applicant/patentee|Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2019-01-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004030813A|DE102004030813B4|2004-06-25|2004-06-25|Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung|DE102004030813A| DE102004030813B4|2004-06-25|2004-06-25|Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung|
    US11/153,510| US7217646B2|2004-06-25|2005-06-15|Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement|
    [返回顶部]